# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-109358

(43)Date of publication of application: 23.04.1990

(51)Int.CI.

H01L 23/538 H01L 21/321 H01L 23/12 H01L 25/04 H01L 25/18

(21)Application number: 63-261513

(71)Applicant: HITACHI LTD

(22)Date of filing:

19.10.1988

(72)Inventor: KUSHIMA TADAO


SOGA TASAO YAMADA KAZUJI AIDA MASAHIRO

## (54) MOUNTING CONSTRUCTION FOR SEMICONDUCTOR

### (57) Abstract:

PURPOSE: To obtain a high-reliability semiconductor-mounting construction without a bad influence on solder bumps, by providing protruding parts at four corners of carrier boards, making main solder bump connecting surfaces to have recessed bottom construction, and bringing the protruding parts into contact with surfaces other than the recessed bottoms.

CONSTITUTION: Chip carriers 2 effective for unconnecting and semiconductor elements 1 connected with CCB solders 3 are lapped on a multilayered module board 5, and radiators 7 are attached to the backs. After the gaps between the chip carriers 2 and the semiconductor elements 1 are sealed with resin 4, and strain—suppressing protrusions 2a are formed beforehand, main connecting solder bumps 6 are formed, adjusted the positions to the pads of the board 5, melted by heated, and connected. In order that the pad parts of the board 5 on this occasion may be the recessed bottom parts 5a, parts other than the peripheries of the pad parts are constituted with a thin—film board beforehand; only the protrusions 2a of the carriers 2 are brought into contact with the upside of the thin—film board; and they are connected. In addition, in order to cool the generated heat of the



they are connected. In addition, in order to cool the generated heat of the semiconductor elements etc., and besides to increase the reliability protecting the characteristics of the elements, all the element—mounted area is sealed with a housing 8 and the board 5 by using sealing solder 9.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

平2-109358

識別記号 作内整理番号 90分開 平成2年(1990)4月23日

H 01 L 23/538

A., 5

Solnt. Cl. 5

7454-5F 6824-5F H 01 L 23/52 21/92

Section 1

58 8 4 7 5 5 5 1

C ※

審査請求 未請求 請求項の数 4 (全5頁)

半導体の実装構造体 図発明の名称

CONTRACTOR OF A

顧 昭63-261513

DE ' 昭63(1988)10月19日

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 17232¥ 明者 九

究所内

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 

究所内

@発 明 者 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

14.3 名 **究所内**。

茨城県日立市久慈町4026番地 株式会社日立製作所日立研 正《宏》 @発 明

· 究所内

⑦出 願。人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

@代。理 人 弁理士 小川 勝男 外2名

最終頁に続く

明

1. 発明の名称・

半導体の実装構造体

2. 特許請求の範囲

1. 同一基板上に、マイクロチップキヤリア構造・ 体で多数個の半導体素子を堪殺した半導体実装! 雄治において、

医二维性性 经营业

前記マイクロチップキャリアの基板側に面す る接続端子の最外刷部に凸部を設けっ主接続は んだパンプが接続されるモジュール拡板側のパ。 3. 発明の詳細な説明 ターン部を凹面とした実装構造を物散とする半 導体の実装構造体。

- 前記マイクロチンプキヤリアの最外周部に設っ けられた前記凸部が、平面対角的に三個以上の。。 金属薄膜積滑構造体からなることを特徴とする 半導体の実装構造体。
- 3. 特許請求の範囲第1項において: 前記マイクロチンプキャリアの猛板が主接線

側の前記パターン凹部が、前記主はんだパンプ の病さ、寸法よりも小さいことを特徴とする半導 体の実数構造体。

前記マイクロチツブキヤリアの前記凸部の稼 膜積層構造が、Cr, Cu, Ni, Pt, Ti, Ag、Au等の一種類あるいは複数の元素の欲、 層体からなることを特徴とする半導体の実装機 遊棒·graphic and an array of the common supering surface of the party of

〔産菜上の利用分野〕

本発明は、モジュール拡板上にチツブキヤリア を介して素子を塔載する構造の次期大型計算機に 係り、特に、はんだパンプの耐圧縮変形およびチ ツブキャリアの餌きを制御できる突起部と基板凹 部構造との組合せをもつ高信頼性実裁構造に関す。

従来の技程は、特開昭58-73127 号に記載のよ はんだパンプで接続される前記モジュール基板 うに、はんだ接続用パンプを形成済みのSiヴェ

2. 中心医病

ハ (一半導体素子単位が多数個からなる)の一半: 導体素子の中央に、アパンプ融点より高融点の制御 用合金を形成し、溶融させて基板制御用メタライ ズに接続し、中央の制御用合金の表面張力で半導 体薪子を持ち上げた構造となつていた。しかし、 この方式では半導体素子の中央部に制御用合金パ ンプを形成するので、半導体素子を持ち上げるこ すなわち、全体のはんだ接続パンプを表面張力で 持ち上げるには、かなりの体態、すなわち、接合 面を必要とするため、高密度失数構造としての考。 厳がなかつた。また、初切用合金パンプの幽点が 接続パンプのそれよりも高いので、半導体素子の 脱接線をする場合に、他素子の多数個のはんだ接 彼パンプが必ず再宿融することになり、從つて、 接続部の位置ずれや傾きの発生による実装への不言 具合や、さらにはメタライズのはんだ中への溶解 が厳しく接続の信頼性を苦しく低下させるなどの。 点についての力慮がされていなかつた。

(発明が解決しようとする課題)

上記従来技術は、半導体素子の技統はんだパン

モジュール基板との間放を削御する 郊 眼 層の 検 層からなる 突起 師を 設け、 多層 モジュール 基板 側 の 上はんだパンプ 接続 面を 凹底となる 構造 とし、 突、 紀 部 が 凹底 以外 の 平面と接するようにする ことに より 速成される。

(作用)

多層モジュールよ板の四匹部以外の平面部に接っ するLSI 素子実装部のキャリア 基板に設けられる た砂砂積圏構造からなる突起は、キャリア 基板の一 四間に設けられており、多層モジュール 基板に対 してキャリア 基板は常の平行面を保持している。

それによつて、多層モジュール 抜板上の L S I 索子 実装部を 脱接 続する 場合、他の 実装部 が上部 からの 負荷を受けたとしてもはんだパンプ 接続部 がひずむこと なく初期の 接続状態を保持することができ、また、 突起部 がキャリア 基板の 最外周の で四隔にあるので、 はんだパンプ が 再浴 融されても キャリア 基板の 傾きを発生することがない。

さらに、実装構造部が移動時の熱影張変形の発 生、すなわち、キヤリア指板やモジュール接板の ブ形成部の中央に大面積をもつ制御用合金パンプを形成させることは高物度 実装方向に対しており、さらに半導体 素子の脱接 続時に高 協 は 他の半導体 第子部全てのは んだバンブまでが 溶 融 していることにない。 することにない。 するの免生、 さらには、 メタライズが 敵 しくばかり でなく、 半導体 素子の 危い はんだい が が ない 上部に 塔 観 された 場合に ははんだ が が 変 形され、 質接 パンプ間で 知 ぬした りするなどの 問題があった・

本発明の目的は、高密度実装性をそこなうことなく、同一基板上に塔根した半減体素子の実装部の基板側はんだパンプへかかる圧縮変形負荷を抑制し、実装部の風きを制御し、実装部の風接線が容易である半導体実装構造を提供することにある。(課題を解決するための手段)

上記目的は、多別モジュール基板上に将収した LSI 君子実装部のキヤリア基板の四級に、多層

膨張係数の違いによる熱ひずみが生じたとしても、 キャリア基板の突起部が多層モジュール基板に接。 続していないので横方向への移動がスムーズであっ り、はんだパンプへの悪影響がない。 (実施例)

以下、本発明の一実施例を第1回ないし第3回 により説明する。

第1回は本発明における半導体実装構造の断面で、第2回は実装構造体部の拡大断面(e)にようシンプキャリアのモジュール側平面(b) 並びに多 閉モジュール抵収接装面の見取外網(c) からな

第1回で裏面側に電力供給ピン5 b を具備した 多層モジュール基板 5 上に、半導体素子からの発 生然を放散伝達する放然体 7 を背面につけ、脱接 続を有効にするチンプキヤリア 2 と C C B はんだ 3 に接続された半導体素子 1 との間線を樹脂 4 で 封むし、予め、ひずみ抑制突起 2 a を形成させた 後、主接続はんだパンプ 6 を形成させてから多層 モジュール基板 5 のパッドに位置合せし、加熱済

130

胎させて接続する。この場合の多層モジュール基板のパンド部は、凹底部となるように、予め、パンド部周辺以外を確膜基板で構成し、キャリアの突起のみが確膜基板上に接するようにしておいて接続する。さらに、半導体素子等の発熱を冷却し、かつ素子特性を保護して倡頼性を向上するために、素子塔較全域部をハウジングB(例えば、CuM
O材あるいはARN材)で該多層モジュール基板5に対止はんだ9で封止する。

この実装構造体(a)では、チップキャリア2と半週体素子1の接続は、Pb-2%Snの高機点CCBはんだ3で、多層モジュール基板への熔積は、主接線はんだパンプ6、例えば、Sn-3.5%Agの共晶点はんだ(陰点:221℃)を用い、はSn-5%Sbはんだ(陰点:242℃)を用い、新子接続はんだよりも融点の低い、つまりは、温度的に階層性をもたして接続した。従って、ハウジングの基板に對止するはんだ材 9 は 堆 穀部を与えないための、少なくともSn-3.5Ag はんだの強点(221℃)よ

はんだ封止時に発生するばかりでなく、第3個の 左側のチンプキヤリアを多牌モジュール 基板から 者説する場合にも発生しうるもので、このような 現象を显した後続部の信頼性はすこぶる悪い状況 にある。

第2回の(a)は、前途したようなはんだバンプの軟化による問題を未然に防ぐため、予めマイクロチンプキヤリア2の最外周コーナ部4箇所(b)に確談投層、例えばCF。Cu,Ni,Pt,Ti,Ag;Au等の一種類、あるいは、複数の元素の秩間体からなる同一高さの突起2aを設ける。この突起は、金属元素の蒸着方法等によれば、高精度で形成できるものである。その後に主はんだバンプを形成する。

一方、多層モジュール基板 5 個は、(c)に示すように、主はんだパンプ接続面、すなわち、多数個の接続パッド 5 d がある部分を除いて周辺が高い面となるよう辞職視話層例えば、ポリイミド材などによる辞職技板 5 c を接続させる。すなわち、主はんだパンプ接続面 5 a を凹部とする。こ

りも低いはんだで封止する必要がある。そこで、 本発明では、S.n-40%Pbはんだ (融点: 被 机191℃、随机183℃)で封止した。

Sn-40%Pbはんだによる対止では、多円 モジュール基板や冷却ハウジング構造体などの熱 容量が大きいことから、封止部のみの局所加熱に よるはんだ封止はむずかしく、従つて、全体的に 予備加熱をしてから本加熱をする工法によるはん だ溶脳・凝固の封止しかない。このため、本加熱 (封止はんだ付温度210±5℃) によつて、主 接続はんだ、例えば、Sn-3.5%Ag 共品点 はんだ(脇点:221℃)はその温度で軟化状態 に陥いる。つまり、軟化で変形しやすくなる。こ のため、第3回の右側二個の将殺マイクロチップ キャリア実装形態に示すように、はんだパンプが 軟化し、上記塔毅の放然体の荷重等によつてさら に抑しつぶされ、隣接間はんだパンプ同士が短格 (中央図) したり、また、軟化によつてチツブキ ヤリアが傾いてしまい、放然体の本来の機能を低 下する状態を導くことになる。これらの現象は、

の場合、チンプキヤリアの突起部が対応位置2bに来るような神臓基板構造を配置して接着させる。 チンプキヤリア2の一面上に、ひずみ抑制突起 2aと主接続はんだパンプ6を形成させた半導体 素子実装部を、凹部をもつ多層モンユール基板5 の接続パンド部5dに位置合せして加熱溶過させ 接続(第1回)する。

このような実装構造を形成させる方法により、 チップキャリアの脱接 続時の主接続はんだパンプ のひずみを抑制するばかりでなく対比プロセス条 作に温度階層的余裕をもたせることができ、従つ て、高信額性の半導体実装構造となつた。 (発明の効果)


本発明によれば、高密度半導体はんだパンプ実 装部の圧縮変形を抑制できるので、実装部の既接 校が容易にでき、かつ、封止部の開封にも十分に 対応できる。


#### 4. 図面の簡単な説明

第1図は本発明の一実施例のはんだパンプひずみ抑制突起と凹構改多層モジュール装板の半導体


実装構造体の斯面図、第2図 (a) はチップキャ リア実装部の拡大断面図、(b)は多層モジュー ル抗板に面するチジプキヤリアの平面図.(c) はチップキャリアが堪載される多層モジユール基 板の平面図、第3図は従来方法の構造によるはん だパンプの圧和変形状態の説明図である。


1…半導体素子、2…チップキャリア、2。…突 起、3…CCBはんだパンプ、5…多層モジュー ル基板、 5 a …凹底部、 5 c … 移膜基板、 5 d … パンプ接続パツド、6…主接続パンプ、7…放熱 体、8…ハウジング、9…封止はんだ。






(L)







第1頁の続き ⑤Int. Cl. 5

H 01 L 21/321 23/12 25/04 25/18

識別配号